Taiwan Patent Publication No. 543922

Taiwan Patent No. 208974 Issue Date: 2003/07/21

Application No. 091216013 Application Date: 2002/10/09

#### ULTRA-THIN SEMICONDUCTOR DEVICE PACKAGE STRUCTURE

#### CONCISE EXPLANATION OF RELEVANCE

An ultra-thin semiconductor device package structure is disclosed. The structure includes a metal lead-frame having a die pad formed with a half-etching recession therein. A die is mounted on the recession and electrically connected to the lead-frame by a plurality of metal wires. The area of the recession is larger then that of the die over twenty percent of the die area. A compound encapsulates the chip, the metal wires, and the lead-frame, but leaves the bottom surface of the lead-frame exposed. The recession of the die pad used for accommodating the die reduces the thickness of package. The total thickness of the package can be controlled under 0.4mm.

# 公告本

-	申請日	期	91.10.9.
	案	號	91216013
	類	別	HOIL = 3/8

A4 C4

543922

訂

線

(以上各欄由本局填註)

	以上各欄由本局填註)	
	發明 專利說明書	
一、 <del>發明</del> 一、新型 <sup>名稱</sup>	中 文 超薄型半導體元件構裝結構	
新型 	英文	
二、 <del>發明</del> 人 創作	姓 名 1.許 正 和 2.張 夷 華 3.劉 桂 華 中 華 民 國 1.高雄市新興區開封路 301 巷 38 號 2.高雄縣鳳山市中崙二路 578 巷 10-1 號 6 樓 3.高雄市三民區立志街 168 巷 1 號	
三、申請人	姓 名 (名稱) 台灣典範半導體股份有限公司 國 籍 中 華 民 國 住、居所 (事務所) 高雄市高雄加工出口區南三路 2 號 代表人 發 希 哲	

)

)

四、中文創作摘要(創作之名稱:

### 超薄型半導體元件構裝結構

本創作係關於一種超薄型半導體元件構裝結構,其主要係於金屬導線架之晶片承載墊上形成範圍大於晶片面積20%以上的半蝕刻黏晶凹穴,晶片黏著於該黏晶凹穴中,並藉數金屬線與導線架電性連接,且導線架具晶片之一側設有膠包覆晶片及金屬線,並使引腳一側外露作為電氣導出,其中利用晶片承載墊形成降低厚度的黏晶凹穴設計,提供晶片沉置固定其中之設計,使該半導體元件構裝後產品總厚度得以符合超薄型厚度 0.4mm 之規格者。

英文創作摘要(創作之名稱:

### 五、創作說明(1)

本創作係關於一種超薄型半導體元件構裝結構,尤指 一種符合構裝後產品總厚度小於 0.4mm 之超薄型規格要求 之半導體元件構裝結構設計。

為符合輕薄短小之設計需求,在諸多構裝型態之半導體元件中,有一型式的半導體元件為減少其厚度而採取單側對膠之結構設計,目前該薄小型半導體元件之構裝結構主要具有一導線架(Lead Frame),該導線架上具有晶片承載墊(Die Pad),並於晶片承載墊外側設有複數間隔排列的引腳,晶片承載墊以膠體黏設晶片(die),晶片上各 I/O 接點與導線架對應之引腳間連接金線,又導線架於具晶片一側面處設封固晶片的膠體,而構成一薄小型半導體元件。

又,該薄小型半導體元件因採取單側封膠之構裝型態,為於封膠時避免膠體溢流至導線架背面,於構裝前,該導線架背面會先行黏設聚亞醯胺(Polyimide; PI)膠帶,次進行黏晶、打線接合及封膠等製程後,再將膠帶撕去,續於導線架背面鍍設保護層、切割及成型等製程,而完成該半導體元件之構裝。

惟,前揭薄小型半導體元件雖利用單側封膠之構裝結構設計,提供一種厚度薄的半導體元件產品,然而,該半導體元件產品若為符合產品總厚度小於 0.4mm 之超薄型要求,以其現有的結構在於構裝製程上有其困難,因為:

如第五圖所示,該半導體元件之晶片(40)黏著於導線架(41)之前,一般係研磨至  $0.10 \sim 0.15 \, \text{mm}$ ,而金

## 五、創作說明(2)

屬等線架(40)之厚度則為 0.10~0.15mm,故晶片(40)與等線架(41)之厚度總合已達 0.20~0.30mm,此外,再加上晶片(40)黏著於等線架(41)上之黏膠(43)厚度,可提供連接晶片(40)I/0接點與等線架(41)引腳間之金線(44)弧高以及外側封固膠體(42)的使用空間極為有限,由於目前打線機之操作限制,以及金線(44)需有一定的弧高方具有足以承覆蓋於金線(42)模流沖激的強度,而膠體(42)則必需覆蓋於金線(44)及晶片(40)外側保護,導致該構裝後的半導體元件不易於達到產品總厚度小於 0.4mm 之超薄型規格要求。

因此,本創作之主要目的在於:提供一種可使其構裝後之產品總厚度符合小於 0.4mm 規格要求之超薄型半導體元件構裝結構。

為達成前揭目的,本創作所提出之超薄型半導體元件構裝結構係於金屬導線架之晶片承載墊上形成範圍大於晶片面積 20%以上的半蝕刻黏晶凹穴,晶片黏著於該黏晶凹穴中,並藉數金屬線與導線架電性連接,且導線架具晶片之一側設有膠包覆晶片及金屬線,並使引腳一側外露作為電氣導出,其中利用晶片承載墊形成降低厚度的黏晶凹穴設計,提供晶片沉置固定其中之設計,使該半導體元件構裝後產品總厚度得以符合超薄型厚度 0.4mm 之規格。

為使 貴審查委員能進一步瞭解本創作之結構特徵及其他目的,茲 附以圖式詳細說明如后:

(一) 圖式部份:

第一圖:係本創作引腳未凸伸實施例之平面示意圖。

第二圖:係本創作引腳呈凸伸狀實施例之平面示意圖。

第三圖:係本創作導線架呈複數單元矩陣排列之正面平面

示意圖。

第四圖:係本創作導線架背面之局部平面示意圖。

第五圖:係習知薄小型單側封膠半導體元件之平面示意圖

0

(二) 圖號部份:

(10) 導線架 (11) 晶片承載墊

(12)半蝕刻黏晶凹穴 (13)引腳

(14)半蝕刻凹穴 (15)隔離間隙

(16)切割道

(20)晶片 (21)金屬線

(22)黏膠

(30) 膠體

(41) 導線架

(42) 膠體 (43) 黏膠

(44)金線

有關本創作超薄型半導體元件構裝結構之具體實施例 ,請參閱第一圖所示,其包括;

一金屬導線架(10),其上形成晶片承載墊(11) )以及複數位於晶片承載墊(11)側邊呈間隔排列的引

## 五、創作說明(4)

腳(13),晶片承載墊(11)與引腳(13)間以及相鄰引腳(13)間具有隔離間隙(15),且該晶片承載墊(11)上形成一降低厚度的半蝕刻黏晶凹穴(12);

一晶片(20),係藉黏膠(22)固設於導線架(10)之半蝕刻黏晶凹穴(12)中,其上具有複數 I/0接點,各 I/0接點藉金屬線(21)連接導線架(10)對應的引腳(13)內側端;以及

一膠體(30),係環氧樹脂材以模注、點膠、塗佈或印刷手段覆蓋於金屬導線架(10)固接有晶片(20)的一側面上包覆晶片(20)及金屬導線(21),以保護晶片(20),該膠體(30)且充填金屬導線架(10)之晶片承載墊(11)與引腳(13)間以及引腳(13)與引腳(13)間之隔離間隙(15)內,引腳(13)一側外露,作為電氣導出之用。

前述形成於金屬導線架(10)晶片承載墊(11) 上的半蝕刻黏晶凹穴(12)範圍大於晶片(20)面積 20%以上為最佳,其中半蝕刻黏晶凹穴(12)等於承載墊 (11)面積時,如第一圖或第三圖之斜線範圍所示,黏 晶凹穴(12)周邊為無擋牆之型態,若半蝕刻黏晶凹穴 (12)小於承載墊(11)面積時(圖未示),黏晶凹穴 (12)小於承載墊(11)面積時(圖未示),黏晶凹 穴周邊則形成擋牆部,用以阻止黏著晶片之黏膠溢流;又 ,該黏晶凹穴(12)表面可設銀、金、鎮、鈀或鎮钯金 之合金的電鍍層,提供承載墊與接地用引腳間之金屬導線

# 五、創作說明(5)

連接之用(圖未示),或者,黏晶凹穴內側表面不設電鍍層,於擋牆部表面可設銀、金、鎳、鈀或鎳鈀金之合金的電鍍層,提供承載墊與接地用引腳間之金屬導線連接之用(圖未示)。

前述金屬導線架(10)底面可形成與隔離間隙(15)連通的半蝕刻凹穴(14),如第一圖所示,膠體(30)填充該半蝕刻凹穴(14)內,用以使導線架(10)與膠體(30)間能更有效地結合;又該導線架(10)可設計成單排或如第二圖所示之複數之矩陣排列型態,以增加產出,前述半蝕刻凹穴(14)可設於導線架(10)引腳(13)之內側端以及預定切割道(16)位置(如第四圖所示之斜線範圍),用以於產品切割時,降低切割阻力,增加切割速度、減少切割刀具的的磨損。

前述金屬導線架(10)可為四周具有引腳或二相對 邊具有引腳之實施型態,又引腳(13)或可如第一圖所 示與膠體(30)側邊平齊之型態,或如第四圖所示,引 腳(13)凸出膠體(30)周邊之型態。

經由上述元件構裝結構說明後,當可得知本創作之優點在於:

本創作構裝時,晶片預先研磨至厚度 0.10~0.15mm,金屬導線架厚度為 0.10~0.15mm,其中利用導線架晶片承載 墊 形 成 半 蝕 刻 黏 晶 凹 穴 , 使 該 部 位 厚 度 降 低 為 0.05~0.75mm,當晶片黏著於於半蝕刻黏晶凹穴中,即可較先前單側對膠之半導體元增進了 0.05~0.75mm 之可利用空

## 五、創作說明(6)

間,提供金屬線弧高及膠體覆蓋所需,讓該半導體元件構裝後之產品厚度符合小於 0.4mm 規格之超薄型條件限制。


綜上所述,本創作確可提供符合超薄型半導體元件規格限制之產品,因此,本創作設計符合新型專利要件,爰依法具文提出申請。


訂


- 1、一種超薄型半導體元件構裝結構,其包括;
- 一金屬導線架,其上形成晶片承載墊及複數位於晶片 承載墊側邊的引腳,晶片承載墊與引腳間以及相鄰引腳間 具有隔離間隙,且該晶片承載墊上形成降低厚度的半蝕刻 黏晶凹穴,該半蝕刻黏晶凹穴範圍大於晶片面積 20%以上
- 一晶片,係藉黏膠固設於導線架之半蝕刻黏晶凹穴中 ,其上各 I/O 接點與導線架對應的引腳間設有金屬線;以 及
- 一膠體,係覆蓋於金屬導線架具有晶片的側面上包覆晶片及金屬導線,且充填於金屬導線架之隔離間隙中,導線架之引腳一側外露,作電氣導出之用,藉此構成一超薄型半導體元件構裝結構。
- 2、如申請專利範圍第1項所述之超薄型半導體元件 構裝結構,其中半蝕刻黏晶凹穴等於承載墊面積,黏晶凹 穴周邊無擋牆。
- 3、如申請專利範圍第1項所述之超薄型半導體元件構裝結構,其中半蝕刻黏晶凹穴小於承載墊面積,黏晶凹穴周邊形成擋牆部。
- 4、如申請專利範圍第1、2或3項所述之超薄型半導體元件構裝結構,其中金屬導線架底面形成與隔離間隙連通的半蝕刻凹穴,膠體填充該半蝕刻凹穴內。
- 5、如申請專利範圍第1、2或3項所述之超薄型半 導體元件構裝結構,其中引腳與膠體側邊平齊。


## 六、申請專利範圍

- 6、如申請專利範圍第1、2或3項所述之超薄型半 導體元件構裝結構,其中引腳凸出膠體周邊。
- 7、如申請專利範圍第4項所述之超薄型半導體元件構裝結構,其中引腳與膠體側邊平齊。
- 8、如申請專利範圍第4項所述之超薄型半導體元件構裝結構,其中引腳凸出膠體周邊。









# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.